集成ic认证工作中初观后感

　　一转眼自身早已硕士毕业快2年了，時间过得迅速。维持保持清醒选准方位比勤奋更关键，因此 作为一名项目工程师应当每过一段时间就需要跳出来关键技术好好思考下自己做过的和将来要做的事儿。此次谈一谈自身从业集成ic认证工作中初中到的专业知识和体会吧。

大家究竟必须做什么？

　　集成ic认证便是确保设计方案达到预估和要求。第一步就是制订认证方案，要了解验哪些，如何验，哪一个先验，哪一个后验，什么能一起验。SoC认证的前提条件是觉得IP也没有难题，自然这仅仅假定的理想化状况。那重点关注的便是IP的例化、联接，IP中间的配对性，IP与CPU的协作运行。归纳为一句话：含有基本功能的连通性查验。故根据系统总线完成存储器浏览、DMA传送、终断回应、IP与IP协调工作、IP与I/O互动数据信息、数字时钟校准、基本要素、出现异常回应解决及其独特工作模式下情况全是不可或缺的检测点。独特工作模式普遍的是low power。

　　它是仅仅基本上招数。假如待认证IP是在以前基本上升级的物质，那升级feature很容易出难题。你觉得这就结束了？这只是确保了作用恰当，实际通常还必须剖析performance和power。认证是随着着全部设计流程推动的。当RTL保证没问题了，下面要检验被SDF反标底netlist个人行为是不是与RTL一致。总不可以所有case都跑一遍，deadline不允许，那保存什么呢？快速传输数据、I/O有关。当时钟频率上升，出难题的风险性就越大。I/O上也常常会出难题，例如9ait位宽的数据信息一起旋转，結果在其中一bit往后面延迟时间了0.2ns造成全部数据信息紊乱也不是不太可能。

 该怎样认证呢？

　　在上一小标题提及的认证task有被思维定势拘束的寓意，为何那么说？大家从新项目中发觉写功能测试这类动态性模拟仿真方法没法遮盖到全部情景，由于有时你压根不清楚客户会如何使用。此刻解析xml穷举法的老方式 伴随着电子计算机和EDA技术性的快速发展趋势又进到到技术工程师的视线。

　　相对性的静态数据认证就是选用这类观念。用专用工具解析xml全部很有可能鼓励，全自动观查回应与预估的关联。小编以前参加过IOMUX的静态数据相互连接性检查，它便是运用Synposys厂家的property formal verification (PFV) 相互配合Verdi观察波型剖析连通性。静态数据认证因为专用工具较为傻，因此 只有应用脚本制作来做很多早期解决，主要是文档实际操作和正则匹配每日任务。静态数据模拟仿真这般强劲也要动态性模拟仿真有什么用？naive，你觉得端口号联接与预估一致就能确保作用准确无误？举个例子，A和B2个控制模块，A的輸出联接到B的键入。当A輸出高单脉冲时，B輸出数据信号b拉升。应用静态数据模拟仿真方法发觉联接是对的。可是A輸出的脉冲宽度沒有做到B的键入规定，結果便是数据信号b自始至终为0。

　　所以呢，动态性模拟仿真更接近真正情景，而静态数据模拟仿真能够 遮盖到界限状况。可以看出，集成ic认证是沒有终点的，由于那一个说白了的“界限状况”也很有可能发生以前事例中的粗心大意！猛然下出一身虚汗，弟兄们艰辛2年做的新项目变为砖块了。。。它是后很有可能的防范措施是：在user guide里注明该集成ic不兼容这一“界限状况”。自然它是后话了。

何时是块头？

　　从静态数据模拟仿真视角讲，因此 已经知道联接所有恰当。从动态性模拟仿真视角而言，认证RTL的前仿全部function test case PASS，performance test case PASS, low power test case PASS, IP高层toggle coverage 做到100%，认证SDF netlist的后仿全部test case PASS，power gating test case PASS, power analysis test case PASS。再健全点，顾客订制新项目中客户重点关注作用点有关use case 前后左右仿均PASS。交叉！汇总起來时间维度前仿 后仿，方法学层面动态性模拟仿真与静态数据模拟仿真，测试用例层面function, performance和power。是否有点点头变大？

如何快点儿完毕？

　　资产阶级榨取人力资本大家还得相互配合:) 最先和design team的观念相近，多路复用嘛！早已有的資源就不必反复造轮子，除非是時间充足单纯性为了更好地学习培训锻练（我去干过这件事情）。可多路复用的物品许多，包含VIP、testbench、script、test plan、test case、EDA tool usage乃至是包括这一切的全部flow。全部认证必须的資源都可以根据剖析报表一键生成岂不美哉？除开自身闷头干，效率高沟通交流在很大新项目中至关重要。如今chip经营规模大的可怕，你全部控制模块都懂针对平常人短短的两年时间不太可能的。许多情况下问下他人就能迅速处理，最少也可以给予一个构思。还有一点：降低完美主义者的优先，先做出去再健全是永恒不变的对策。

　　这全是方式 方面，時间方面关键包括二点：加速模拟仿真速度和多task并行处理跟踪。模拟仿真终究是手机软件仿真模拟硬件配置个人行为，时间进度推动1ms到真正時间慢的情况下要按小时计算。提升模拟仿真速度应该是将来大势所趋了。性能卓越网络服务器是一方面，更经济发展的方法应该是降低编译程序频次，降低必须编译程序的总面积，提升clock頻率，除去与当今test case不相干的配备实际操作。。。这一模拟仿真在实行，就看看另一个bug是否有被修补。

怎样更胜一筹？

　　SoC认证便是系统软件级认证，掌握大量MCU构造和原理事倍功半，因此 试着着去认证和SoC工作方案自身有关的common控制模块会让你产生大量的获得。例如DMA、IOMUX、external memory controllor interface、管理权限密钥管理模块、platform、bus infrastructure (fabric)、power control、clock generator这些。

　　以上知识要点会处理你许多疑惑：如何数字时钟忽然不toggle了？这一数据信号是做什么的？为何造成异常中断了？CPU hung住了是怎么回事？存储器读写能力不成功难题在哪儿？系统软件进到low power方式后沒有被取得成功唤起是怎么回事？但归根结底，每一个人关心的或是实际某好多个IP集成化到这一chip上的个人行为和主要表现。特殊主要用途相匹配特殊的IP，懂PLC、通信网络、USB、加密解密这些能防止一头雾水，即便全部case跑PASS了还不知道自身在干嘛。

　　懂专业知识的另外还要熟练方式。system verilog普遍使用方法，写个VIP、testbench、assertion。script基本功一键生成C function乃至是test case、definition，剖析log file。UVM的管束随机化迅速到达初始条件，根据此的认证服务平台还可以根据script来自动生成。

写到最终

 　　因为工作经验缺乏和懒的关联写的较为粗浅，算作对一段时间工作中日常生活的纪录。从横着和竖向上多触碰多磨炼一直是自己所期待的。干IC这一行我原本以为赚钱是顺便的事儿，宝贵的是会干着自身喜爱的事儿。